• Xcena ने FMS 2025 पर हजारों RISC-V नाभिक के साथ MX1 कंप्यूटिंग मेमोरी पेश की
  • MX1 लगभग एक प्रसंस्करण तिथि प्रदान करता है, प्रोसेसर मेमोरी की ओवरहेड लागत को कम करता है और पेटाबाइट पैमाने पर SSD के विस्तार को सुनिश्चित करता है।
  • उत्पाद के रोडमैप में इस वर्ष MX1P और 2026 में MX1S शामिल हैं, CXL 3.2 का समर्थन करते हुए

हाल ही में FMS 2025 इवेंट (पहले शिखर सम्मेलन फ्लैश मेमोरी, लेकिन अब इसे फ्यूचर ऑफ मेमोरी एंड स्टोरेज को बेहतर तरीके से सूट करने के लिए कहा गया था), दक्षिण कोरियाई स्टार्टअप Xcena ने पहले उत्पाद, MX1 कम्प्यूटेशनल मेमोरी से रैपर को हटा दिया।

MX1 PCIE Gen6 और कंप्यूट एक्सप्रेस लिंक 3.2 मानक पर बनाया गया है। DRAM के बगल में सीधे कैलकुलेटर सेट करने के बाद, चिप प्रोसेसर और मेमोरी के बीच डेटा की आवाजाही पर ओवरहेड डेटा को कम करने में सक्षम है।

स्रोत लिंक