- इंटेल प्रोसेसर के भौतिक कोर को एक एकल वर्चुअल सुपर कोर डिज़ाइन में जोड़ती है
- विमान की गुठली प्रदर्शन बढ़ाने के लिए बार -बार आदेश से पहले समानांतर में निर्देशों का प्रदर्शन करती है
- दृष्टिकोण एक एकल -प्रवाह की एक उच्च दक्षता के उद्देश्य से है।
इंटेल ने सेवा की है पेटेंट सुपर कोर को परिभाषित करने वाले सॉफ़्टवेयर को कॉल करने के लिए, एक ऐसी तकनीक जो प्रोसेसर के दो या अधिक भौतिक कोर को एक एकल वर्चुअल “सुपर -वरो” में जोड़ती है।
ऑपरेटिंग सिस्टम के लिए, चिकनी नाभिक एक इकाई के रूप में दिखाई देते हैं, लेकिन निर्देशों को विभाजित किया जाता है और समानांतर में निष्पादित किया जाता है, बदलने से पहले, बड़े प्रोसेसर के निर्माण के लिए उच्च लागत के बिना एकल -उपयोग के काम के प्रदर्शन को बढ़ाने की कोशिश कर रहा है।
यह दृष्टिकोण पेंटियम 4 युग से “रिवर्स हाइपरपोक” की पुरानी अवधारणाओं से मिलता -जुलता है, यह सुझाव देता है कि इंटेल आधुनिक सुधारों के साथ पिछले प्रयोगों को संशोधित करता है।
दक्षता और पैमाना संतुलन
इस दृष्टिकोण का विचार एक एकल -प्रवाह की उत्पादकता बढ़ाना है, उच्च घड़ी की गति या व्यापक कोर से जुड़ी उच्च ऊर्जा आवश्यकताओं से बचना है।
इसके बजाय, इंटेल डिज़ाइन सामान्य मेमोरी और सिंक्रनाइज़ेशन मॉड्यूल के माध्यम से कई कोर पर वर्कलोड वितरित करता है।
यदि तंत्र काम करता है, तो कंपनी को वाट के प्रदर्शन में वृद्धि की उम्मीद है, जो प्रोसेसर को सामान्य और सुपर -मैइन मोड के बीच स्विच करने की अनुमति देगा।
पर्यवेक्षकों ने इंटेल के विचार की तुलना की पुराने क्लस्टर मल्टी -हेटिंग क्लस्टर एएमडी, हालांकि तरीके अलग -अलग हैं।
एएमडी मॉड्यूल में नाभिक को तोड़ता है, जबकि इंटेल का प्रस्ताव पूरे गुठली को जोड़ता है जो सॉफ्टवेयर चल रहा है।
कुछ लोग एक पेटेंट को भी समाप्त कर दिया, जो कि इंटेल रॉयल कोर प्रोजेक्ट के साथ था, जिसे रिपोर्ट किया गया था, ने घड़ी के लिए उच्च निर्देशों का पीछा किया, लेकिन उत्पादन के लिए अव्यावहारिक हो गया।
इस तरह की रणनीतियों को पुनर्जीवित करते हुए, इंटेल किसी न किसी शक्ति के डिजाइन का विस्तार करने के लिए विकल्पों की तलाश कर रहा है।
फिर भी, मापा डेटा की कमी यह पता लगाना असंभव बना देती है कि क्या यह बाजार पर सबसे तेज़ प्रोसेसर डिजाइन के साथ प्रतिस्पर्धा कर सकता है।
पेटेंट प्रत्येक नाभिक के अंदर एक छोटे सिंक्रनाइज़ेशन मॉड्यूल का वर्णन करता है, जो मेमोरी के एक आरक्षित क्षेत्र द्वारा समर्थित है, जिसे वर्मवुड का लक्ष्य स्थान कहा जाता है।
वे निर्देशों की अखंडता सुनिश्चित करने के लिए डेटा के ट्रांसमिशन, स्ट्रीमलाइनिंग और स्ट्रीम को संसाधित करते हैं।
कंपाइलर या बाइनरी डिवाइस कोड के सॉफ्टवेयर पक्ष पर, स्ट्रीम कंट्रोल कमांड को सम्मिलित करते समय नियंत्रित इकाइयों को विभाजित करें।
ऑपरेटिंग सिस्टम को तब तय करना चाहिए जब वर्कलोड सुपर कोर मोड से फायदेमंद होता है, एक आवश्यकता जो योजना और संगतता को जटिल कर सकती है।
हार्डवेयर और सॉफ्टवेयर दोनों के व्यापक समर्थन के बिना, डिज़ाइन जोखिम एक अप्रयुक्त फ़ंक्शन बन जाते हैं।
इंटेल प्रलेखन प्रदर्शन में एक स्पष्ट वृद्धि का मूल्यांकन नहीं करता है, केवल यह मानते हुए कि दो संकीर्ण नाभिक कुछ शर्तों के तहत एक व्यापक कोर की संभावना से संपर्क कर सकते हैं।
प्रौद्योगिकी विशेष कार्यभार का अध्ययन करने वाले शोधकर्ताओं को रुचि दे सकती है, जिसमें परिदृश्य भी शामिल हैं, जिसमें उत्पादन प्रोसेसर एकल -स्पेसिंग कार्यों में दक्षता बढ़ाने का प्रयास कर सकता है।
फिर भी, सामान्य गणनाओं के लिए, सिद्ध मानदंडों की अनुपस्थिति एक वादा अनिश्चितता छोड़ देती है, और क्या यह वर्कलोड की मांग के लिए सबसे अच्छा प्रोसेसर बनाता है, एक खुला मुद्दा बना हुआ है।
का उपयोग करके टीओएस उपस्कर